1. Коэффициенты передачи, входные и выходные данные аналоговых устройств. Ампдитудно-частотная (АЧХ), фазочастотная (ФЧХ) и переходная (ПХ) характеристики, связь между ними. Линейные и нелинейные искажения сигналов, нормирование искажений. Шумы и помехи. Амплитудная характеристика и динамический диапазон (ДД). Коэффициент полезного действия (КПД).
2. Классификация АЭУ
3. Обратная связь в аналоговой схемотехнике, ее определение и классификация, способы организации.
4. Количественная оценка обратной связи: коэффициент петлевого усиления и глубина обратной связи.
5. Влияние обратной связи на параметры устройств (коэффициенты передачи, входные и выходные сопротивления, АЧХ, ФЧХ, ПХ, ДД и др.).
6. Дифференциальный усилитель (ДУ) как базовый АЭ схемотехники. Принцип действия, назначение генератора стабильного тока (ГСТ), свойства, малосигнальные параметры и характерные режимы работы.
7. Режимы А, В, С и D. Основные энергетические показатели и диаграммы мощности режимов.
8. Использование ГСТ для задания режимов работы АЭ.
9. Широкополосные усилители (ШУ) с коррекцией АЧХ и ПХ. Методы коррекции характеристик (низкочастотные и высокочастотные).
10. Усилители постоянного тока (УПТ). Принципы построения, схемы сдвига уровня, обеспечение минимального дрейфа параметров.
11. УПТ с преобразованием.
12. Операционный усилитель (ОУ) как АЭ аналоговой схемотехники. Модели ОУ.
13. Реальные параметры и идеализированные свойства ОУ. Эквивалентная схема ОУ по постоянному току.
14. Основные операционные схемы (ОС): инвертирующая, неинвертирующая и дифференциальная.
15. Реализация на основе ОУ интегратора, дифференциатора.
16. Реализация на основе ОУ прецизионных детекторных схем.
17. Реализация на основе ОУ логарифматора и антилогарифматора сигналов.
18. Реализация на основе ОУ активных фильтров.
19. Интегральные схемы таймеров, внутренняя структура.
20. Применение таймеров: автоколебательные мультивибраторы, ждущие мультивибраторы.
21. Принцип действия и методы реализации ФАПЧ.
22. Генераторы сигналов управляемые напряжением. Терминология, используемая в ФАПЧ. Интегральные схемы ФАПЧ. Применения ФАПЧ: умножители частоты, фазовые детекторы.
23. Функциональные генераторы на основе ОУ. Интегральные схемы функциональных генераторов.
24. Фильтры в электронных устройствах, назначение, классификация, особенности
25. Методика расчета фильтров
26. Понятие о логических функциях (ЛФ), логических элементах (ЛЭ) и логических устройствах (ЛУ). Классификация ЛУ. Формы задания ЛФ. Элементарные ЛФ одного аргумента.
27. Элементарные ЛФ двух аргументов, их название, условная запись, таблицы истинности и условное графическое обозначение основных ЛЭ по ГОСТ 2.743-91 ЕСКД.
28. Основные законы и тождества алгебры логики.
29. Понятие базиса и минимального базиса. Примеры минимальных базисов. Преобразование ЛФ из основного базиса в базис И-НЕ. Привести пример преобразования для ЛФ трёх аргументов и построить логическую схему в базисе И-НЕ.
30. Понятие базиса и минимального базиса. Примеры минимальных базисов. Преобразование ЛФ из основного базиса в базис ИЛИ-НЕ. Привести пример преобразования для ЛФ трёх аргументов и построить логическую схему в базисе ИЛИ-НЕ.
31. Общие сведения об элементной базе ЦТ. Классификация цифровых элементов. Условные обозначения цифровых элементов по ГОСТ 17021-88 ЕСКД. Расшифровать условные обозначения микросхем 1554ЛА7, 1564ТМ8, 1594ИЕ10. Основные статические параметры ЛЭ, их название, определение, физический смысл и единицы измерения.
32. Классификация цифровых элементов. Условные обозначения цифровых элементов по ГОСТ 17021-88 ЕСКД. Расшифровать условные обозначения микросхем 1594ЛИ1, 5564ТМ2, 1554ИД14. Основные динамические параметры ЛЭ, их название, определение, физический смысл и единицы измерения.
33. Цифровые элементы с логическим выходом. Их особенности, достоинства, недостатки и области применения.
34. Цифровые элементы с третьим или Z-состоянием. Их особенности, достоинства, недостатки и области применения.
35. Цифровые элементы с открытым коллектором (стоком). Их особенности, достоинства, недостатки и области применения.
36. Задачи анализа и синтеза комбинационных цифровых устройств (КЦУ). Представление ЛФ в СДНФ. Правила и примеры.
37. Задачи анализа и синтеза КЦУ. Представление ЛФ в СКНФ. Правила и примеры.
38. Задачи, методы и этапы минимизации ЛФ.
39. Минимизация ЛФ табличным методом с помощью карт Карно. Правила и примеры.
40. Шифраторы, их назначение, УГО и пример синтеза. Пример микросхемы.
41. Дешифраторы, их назначение, УГО и пример синтеза. Примеры микросхем.
42. Преобразователи кодов, их назначение, УГО и пример синтеза. Примеры микросхем.
43. Мультиплексоры, их назначение, УГО и пример синтеза. Пример микросхемы. Способы наращивания числа информационных входов.
44. Демультиплексоры, их назначение, УГО и пример синтеза. Реализация дешифратора на основе демультиплексора. Примеры микросхем. Способы наращивания числа выходов.
45. Одноразрядные и многоразрядные двоичные сумматоры, их назначение, УГО и принцип построения. Пример микросхемы.
46. Одноразрядные и многоразрядные двоичные вычитатели, их назначение, УГО и принцип построения.
47. Программируемые логические устройства с матричной структурой, их назначение и принцип построения.
48. Триггеры, их назначение и классификация. Асинхронный RS-триггер в базисах ИЛИ-НЕ, И-НЕ. Уравнения триггеров и схемотехническая реализация. Пример микросхемы.
49. Синхронные RS-триггеры со статическим управлением, УГО, таблица состояний, назначение выводов, схемотехническая реализация и принцип работы.
50. Одноступенчатые D-триггеры со статическим управлением, их УГО, таблица состояний, схемотехническая реализация и принцип работы.
51. Двухступенчатые D-триггеры с динамическим управлением, их УГО, таблица состояний, схемотехническая реализация и принцип работы. Реализация T-триггера.
52. JK-триггеры, их УГО, таблица состояний и принцип работы. Реализация других типов триггеров на основе JK-триггера. Пример микросхемы.
53. Регистры, их назначение и типы. Регистры памяти на D-триггерах. УГО, логическая схема и принцип работы.
54. Регистры, их назначение и типы. Регистры сдвига на D-триггерах. УГО, логическая схема и принцип работы регистра сдвига со сдвигом вправо. Пример микросхемы.
55. Счётчики, их назначение, типы и основные параметры. Асинхронный двоичный суммирующий счётчик на JK-триггерах. УГО, логическая схема, временные диаграммы, принцип работы, достоинства и недостатки.
56. Синхронный суммирующий двоичный счётчик с последовательным переносом. Принцип построения. Логическая схема на JK-триггерах, принцип работы. Достоинства и недостатки. Пример микросхемы.
57. Синхронный суммирующий двоичный счётчик с параллельным переносом. Принцип построения. Логическая схема на JK-триггерах, принцип работы. Достоинства и недостатки. Пример микросхемы.
58. Вычитающие и реверсивные двоичные счётчики, их назначение. Принцип построения. Логическая схема на JK-триггерах, принцип работы. Достоинства и недостатки. Пример микросхемы.
59. Недвоичные суммирующие счётчики, их назначение. Принцип построения. Логическая схема с модулем счёта К = 5, принцип работы.
60. Делители частоты, их назначение и принцип построения. Логическая схема делителя частоты на 10 на JK-триггерах.
61. Счётчики с произвольным модулем счета. Пример синтеза.
